“图案化掩模”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果3594304个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构形成的方法-CN200710002191.5有效
发明人：刘弘仁;谢维贤;叶章和 -专利权人：南亚科技股份有限公司
申请日： 2007-01-12 - 公布日： 2008-07-16 - 主分类号： H01L21/00 文献下载
摘要：一种半导体结构形成的方法，包括：提供一基板；形成一第一下掩模层于基板上；形成一第一图案化掩模于第一下掩模层上，以界定一第三图案化掩模的一部分；形成一第二下掩模层于第一下掩模层上方且覆盖第一图案化掩模；形成一第二图案化掩模于第二下掩模层上，且第二图案化掩模与第一图案化掩模无重叠，以界定第三图案化掩模的另一部分；以第一图案化掩模及第二图案化掩模为掩模下切蚀刻第一下掩模层与第二下掩模层，以形成第三图案化掩模；以第三图案化掩模为掩模蚀刻基板，以形成多个岛；以及移除第三图案化掩模。
半导体结构形成方法

[发明专利]曝光掩模-CN202210041666.6在审
发明人：郑岳青;曾琳雅;卢俊佑 -专利权人：采钰科技股份有限公司
申请日： 2022-01-14 - 公布日： 2022-08-05 - 主分类号： G03F1/76 文献下载
摘要：一种曝光掩模，包含多个图案化区块，图案化区块用以定义多个图案化轮廓。每个图案化轮廓包含多个图案化单元，图案化单元具有多个掩模图案，且掩模图案是以不对称排列的方式形成。曝光掩模可为用于形成具有曲面的图案化轮廓的二元曝光掩模。
曝光

[发明专利]相位移光掩模的形成方法-CN201611014864.4有效
发明人：陈俊郎;涂志强;杨世豪 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-11-18 - 公布日： 2021-06-08 - 主分类号： G03F1/26 文献下载
摘要：本发明实施例提供一种相位移光掩模的形成方法。此方法包括：在透光衬底上依序形成相位移层、遮蔽层、促进层以及掩模层。图案化掩模层，以形成图案化掩模层。以图案化掩模层为掩模，对促进层以及遮蔽层进行蚀刻，以形成图案化促进层以及第一图案化遮蔽层。同时移除图案化掩模层以及图案化促进层。以第一图案化遮蔽层为掩模，对相位移层进行蚀刻，以形成图案化相位移层。选择性移除第一图案化遮蔽层，以形成第二图案化遮蔽层。从而能简化工艺，并同时使其所形成的相位移光掩模具有良好的分辨率。
相位移光掩模形成方法

[发明专利]隔离结构的制造方法-CN201610903787.1有效
发明人：陈界得;朱贤士;郭明峰;李甫哲;何建廷;许琼霖;张峰溢;詹益旺;陈立强;蔡建成;邱僅鑫 -专利权人：联华电子股份有限公司;福建省晋华集成电路有限公司
申请日： 2016-10-17 - 公布日： 2020-10-20 - 主分类号： H01L21/762 文献下载
摘要：一种隔离结构的制造方法，包括：在基底上形成第一氧化层与第一、二、三硬掩模层；形成经图案化的第三硬掩模层，暴露第二硬掩模层的表面；在经图案化的第三硬掩模层的侧壁上形成第二氧化层且于第二氧化层之间形成第四硬掩模层；以经图案化的第三硬掩模层与第四硬掩模层为掩模，移除第二氧化层及其下的第二硬掩模层，以形成经图案化的第二硬掩模层；移除经图案化的第三硬掩模层与第四硬掩模层；移除部分经图案化的第二硬掩模层，以形成不同宽度的沟槽图案；以经图案化的第二硬掩模层为掩模，定义经图案化的第一硬掩模层与第一氧化层、位于基底中的不同宽度的沟槽；移除经图案化的第二硬掩模层、第一硬掩模层与第一氧化层；在沟槽中形成隔离材料。
隔离结构制造方法

[发明专利]浅沟渠隔离结构及浮置栅极的制作方法-CN200710105053.X无效
发明人：何青原;萧国坤 -专利权人：力晶半导体股份有限公司
申请日： 2007-05-22 - 公布日： 2008-11-26 - 主分类号： H01L21/762 文献下载
摘要：首先，提供其上已形成有图案化掩模层的基底，其中图案化掩模层中具有开口。然后，于图案化掩模层的侧壁形成间隙壁。间隙壁在开口侧的侧壁与图案化掩模层的上表面之间具有钝角。接着，以图案化掩模层以及间隙壁为掩模，在基底中形成沟渠。之后，在沟渠中填入介电层。随之，移除图案化掩模层与间隙壁。
沟渠隔离结构栅极制作方法

[发明专利]半导体装置的制造方法-CN201910005235.2有效
发明人：黄玉莲 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-01-03 - 公布日： 2021-09-17 - 主分类号： H01L21/027 文献下载
摘要：半导体装置的制造方法包括形成一第一掩模层于一目标层上；形成一第二掩模层于第一掩模层上；图案化第二掩模层；形成一第三掩模层于图案化的第二掩模层上；图案化第三掩模层；利用图案化的第二掩模层及图案化的第三掩模层作为蚀刻掩模组合来蚀刻第一掩模层；去除图案化的第三掩模层以露出一部分的第一掩模层；对第一掩模层的露出部分上进行修整制程；以及利用第一掩模层来蚀刻目标层，以在目标层内形成开口。
半导体装置制造方法

[发明专利]半导体元件及其制造方法-CN201510273697.4在审
发明人：廖廷丰;詹耀富 -专利权人：旺宏电子股份有限公司
申请日： 2015-05-26 - 公布日： 2017-01-04 - 主分类号： H01L21/8247 文献下载
摘要：该方法是于基底上形成彼此分隔的至少二个叠层结构与其上的至少二个硬掩模图案。于基底上形成图案化掩模层，图案化掩模层具有开口，所述开口裸露出硬掩模图案的部分顶面及叠层结构之间的部分基底。以图案化掩模层及硬掩模图案为掩模，移除所裸露出的部分基底，以形成沟道。以图案化掩模层及硬掩模图案为掩模，进行离子注入工艺，以于沟道周围的基底中形成掺杂区。
半导体元件及其制造方法

[发明专利]半导体装置图案化结构的制作方法-CN201210144551.6有效
发明人：郭龙恩;廖俊雄;陈炫旭;李孟骏 -专利权人：联华电子股份有限公司
申请日： 2012-05-10 - 公布日： 2017-03-01 - 主分类号： H01L21/311 文献下载
摘要：本发明公开一种半导体装置图案化结构的制作方法，其包含有下列步骤。首先依序形成一目标层、一第一掩模层及一第一图案化掩模层于一基板上。接着利用第一图案化掩模层作为蚀刻掩模，于基板上形成多个特征结构，其中各特征结构均包含一图案化第一掩模层及一图案化目标层。然后，形成一第二图案化掩模层于基板上，以覆盖住部分特征结构并暴露一预定区域。继以进行一第二蚀刻制作工艺，完全去除预定区域内的特征结构及第二图案化掩模层。最后，进行一第三蚀刻制作工艺，利用图案化第一掩模层作为蚀刻掩模，完全去除未被图案化第一掩模层遮蔽的该目标层。
半导体装置图案结构制作方法

[发明专利]用于双重图案化的掩模版的制作方法及双重图案化方法-CN201711317600.0有效
发明人：杨青 -专利权人：中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2017-12-12 - 公布日： 2022-07-05 - 主分类号： G03F1/76 文献下载
摘要：本申请公开了一种用于双重图案化的掩模版的制作方法及双重图案化方法，涉及半导体技术领域。其中，所述制作方法包括：根据目标图形布局用于第一图案化的第一掩模版和用于第二图案化的第二掩模版，所述第一掩模版具有第一掩模图形，所述第二掩模版具有第二掩模图形，所述第一图案化在所述第二图案化之前进行；在所述第一掩模版的第一掩模图形的间隙处设置SRAF图形；其中，所述SRAF图形被所述第二掩模图形覆盖，并且，所述SRAF图形的尺寸被配置为使得所述SRAF图形在所述第一图案化中能够被转移。
用于双重图案模版制作方法方法

[发明专利]形成间隔物图案掩模的方法-CN201310183224.6有效
发明人：王新鹏;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-05-17 - 公布日： 2017-02-22 - 主分类号： H01L21/00 文献下载
摘要：本发明公开了形成间隔物图案掩模的方法，包括提供衬底并依次沉积界面层、芯膜和第一硬掩模；对芯膜和第一硬掩模进行图案化以形成中间图案；沉积间隔物图案掩模，以覆盖中间图案中的芯膜和第一硬掩模；以中间图案中的第一硬掩模为停止层对间隔物图案掩模进行平坦化；对平坦化后的间隔物图案掩模进行回刻蚀；沉积第二硬掩模；对第二硬掩模进行干法刻蚀，以露出回刻蚀后的间隔物图案掩模；对露出的间隔物图案掩模进行干法刻蚀，以形成间隔物图案；依次去除剩下的第一硬掩模和第二硬掩模和芯膜，得到最终的间隔物图案掩模。
形成间隔图案方法

[发明专利]掩模的制造方法与图案化制造方法-CN200510054317.4无效
发明人：林思闽 -专利权人：联华电子股份有限公司
申请日： 2005-03-08 - 公布日： 2006-09-13 - 主分类号： H01L21/027 文献下载
摘要：一种掩模的制造方法，此方法先于掩模材料层上形成图案化的牺牲层，且此图案化的牺牲层与掩模材料层具有不同的蚀刻选择性。然后，以图案化的牺牲层为掩模，对掩模材料层进行各向同性蚀刻工艺而形成掩模层，此掩模层的尺寸小于图案化的牺牲层的尺寸。
制造方法图案

[发明专利]图像传感器及其制造方法-CN202010488847.4在审
发明人：陈嘉展 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-06-02 - 公布日： 2021-07-16 - 主分类号： H01L27/146 文献下载
摘要：在材料层上形成图案化掩模层，其中图案化掩模层的图案密度从图案化掩模层的中心区到图案化掩模层的外围区变化。使用图案化掩模层作为掩模对材料层进行研磨，以在图像撷取芯片上形成包括单个透镜部分的透镜层。
图像传感器及其制造方法

[发明专利]金属内连线的制作方法与结构-CN200610005188.4有效
发明人：周珮玉;黄俊仁 -专利权人：联华电子股份有限公司
申请日： 2006-01-13 - 公布日： 2007-07-18 - 主分类号： H01L21/768 文献下载
摘要：一金属内连线工艺与结构，其提供设有第一导电体的衬底，先于衬底上形成第一介电层与第一图案化硬掩模，再用第一图案化硬掩模蚀刻形成第一开口与第二导电体，并于第一图案化硬掩模上形成第二介电层与第二图案化硬掩模。最后用第二图案化硬掩模作蚀刻掩模且用第一图案化硬掩模作蚀刻停止层形成第二开口与第三导电体。
金属连线制作方法结构

[发明专利]制造半导体器件的方法-CN201610915853.7有效
发明人：金钟寿 -专利权人：三星电子株式会社
申请日： 2016-10-20 - 公布日： 2021-07-13 - 主分类号： H01L21/027 文献下载
摘要：硬掩模层形成在目标层上。硬掩模层被图案化以形成包括第一掩模图案和台地形掩模图案的叠加掩模图案。第一掩模图案围绕台地形掩模图案。第一掩模图案与台地形掩模图案间隔开。目标层利用叠加掩模图案被图案化，以形成冗余鳍和台地形叠加标记。冗余鳍被去除。
制造半导体器件方法

[发明专利]具有高深宽比的光栅结构的制造方法-CN200480043098.3无效
发明人：赛里奥·多尼达;罗马诺·莫森;斯蒂芬诺·萨多 -专利权人：皮雷利&C.有限公司
申请日： 2004-05-21 - 公布日： 2007-06-20 - 主分类号： G02B5/18 文献下载
摘要：本发明涉及实现光栅结构(200)的方法，其包括提供层状结构(100)的步骤，所述层状结构包括衬底(11)、光栅层(12)、包含多晶硅的第一掩模层(13)、电介质层(14)和第二掩模层(15)。另外，在第二掩模层(15)上沉积抗蚀剂层(16)，并且按照所选图案将抗蚀剂层(16)暴露于电子束下；按照所述图案显影抗蚀剂层(16)；使用显影的抗蚀剂层作为掩模刻蚀第二掩模层(15)以形成图案化的第二掩模层(15’)；使用所述图案化的第二掩模层(15’)作为硬掩模刻蚀电介质层(14)以形成图案化的电介质层(14’)；使用所述图案化的电介质层(14’)作为硬掩模刻蚀第一掩模层(13)以形成图案化的第一掩模层(13’)；并且使用所述图案化的第一掩模层(13’)作为硬掩模刻蚀光栅层(12)以形成光栅结构(200)。
具有高深光栅结构制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条